Codificador de fuente programado en VHDL para dispositivos de hardware reconfigurable

Resumen

En este trabajo se presenta una metodología para el diseño modular de la etapa de codificación en VHDL, orientado a la implementación sobre tecnología de matriz de compuertas programadas por campo (FPGA) y el estado del arte acerca de los métodos numéricos aplicados en el área de corrección de errores y procesamiento digital de señales, por razones de desempeño y seguridad es preferible implementar los algoritmos en hardware. El desarrollo metodológico se inicia con la definición de los componentes, y el modelo, descripción del comportamiento, luego la arquitectura es diseñada usando la sintaxis en VHDL y es capturado el diseño de hardware, finalmente se lleva acabo la validación de las salidas del diseño utilizando ModelSim 5.7 a través de simulaciones.